Помню, как впервые столкнулся с задачей проектирования усилителя для диапазона от 2 до 18 ГГц. Классические схемы упирались в стену: либо усиление, либо полоса. Казалось, что компромисс неизбежен. Но существует архитектура, которая смотрит на проблему совершенно иначе. Она не борется с паразитными емкостями транзисторов, а делает их частью решения.
Распределенный усилитель (Distributed Amplifier, DA) использует искусственные линии передачи, в которые встроены те самые паразитные емкости, что обычно ограничивают работу схемы. Это позволяет достигать полос от DC до 100 ГГц и выше, что недоступно обычным усилителям с их одной-двумя октавами.
Принцип работы: когда параллель побеждает последовательность
В основе DA лежит идея параллельного включения нескольких усилительных каскадов между двумя линиями передачи: входной (gate line) и выходной (drain line). Входной сигнал распространяется по воротной линии, последовательно возбуждая затворы транзисторов. Каждый каскад преобразует напряжение в ток и отправляет его в сточную линию.
Ключевой момент: если задержки в обеих линиях согласованы, выходные токи складываются синфазно. Входная емкость транзистора C_GS включается в конструкцию линии с индуктивными элементами, образуя низкопропускающий фильтр. Аналогично формируется линия на стороне стока за счет паразитной емкости C_DS.
Коэффициент усиления описывается формулой: A_v ≈ (1/2) · N · g_m · Z_0, где N - число каскадов, g_m - крутизна транзистора, Z_0 - характеристическое сопротивление (обычно 50 Ом). Множитель 1/2 появляется из-за потерь в терминирующих резисторах, которые поглощают обратные волны.
Частота среза линии определяется как f_cutoff = 1/(2π√LC), где L и C - индуктивность и емкость одной ячейки. Характеристическое сопротивление линии вычисляется по формуле Z_0 = √(L/C). Эти параметры напрямую определяют верхнюю границу полосы пропускания.
Схемотехнические решения и топологии
Существует несколько вариантов реализации DA. Conventional DA использует каскадные ячейки с индуктивными сегментами, подходит для диапазона DC-100 ГГц в CMOS технологии. Single-Stage DA (SSDA) на базе InP DHBT достигает полосы 345 ГГц с усилением 8 дБ. Matrix-SSDA применяет многоуровневую архитектуру для достижения 20 дБ усиления на частоте 324 ГГц.
Loss-Compensated DA добавляет микрополосковые линии передачи (μ-TLs) для работы в миллиметровом диапазоне: полоса 100 ГГц, усиление 7 дБ в 55-нм CMOS. Cascaded DA с M=6 каскадами демонстрирует 45 дБ усиления и полосу 95 ГГц, достигая рекордного отношения GBP/P_DC = 71.96 ГГц/мВт.
Для UWB-приемников применяются Distributed Mixers с полосой 3-8.72 ГГц и коэффициентом шума 6.8-7.3 дБ. Мощные DA на GaN технологии покрывают диапазон 2-18 ГГц с выходной мощностью 10-200 Вт и эффективностью 20-30%.
Часто применяется каскодная компоновка для снижения эффекта Миллера и увеличения выходной мощности. Техника "tapering" (сужения) изменяет характеристический импеданс линий для повышения эффективности. Последовательное включение конденсаторов в цепи затвора уменьшает эффективную паразитную емкость и повышает частоту среза.
Технологии и материалы: от кремния до нитрида галлия
Выбор технологии критически важен. CMOS процессы привлекательны стоимостью и интеграцией, но имеют ограничения по частоте. Современные разработки в 55-нм CMOS достигают полосы до 100 ГГц при энергопотреблении около 30 мВт.
GaAs (арсенид галлия) традиционно используется для СВЧ-приложений благодаря высокой подвижности электронов. Промышленные усилители Mini-Circuits на GaAs MMIC достигают полос до 50 ГГц с усилением свыше 15 дБ. Оптимальный выбор транзисторов с малой паразитной емкостью C_GS и высокой частотой предельного усиления f_max критичен для расширения полосы.
GaN технология выходит на первый план для высокой выходной мощности. Российские разработки используют GaN/SiC для мощных усилителей диапазона 2-18 ГГц с выходной мощностью 10-320 Вт. Применяются сбалансированные, многокаскадные схемы с реактивным согласованием. Повышение эффективности достигается режимами Class-J/F и стекированием транзисторов.
InP (фосфид индия) показывает рекордные результаты. InP DHBT технология демонстрирует полосу 345 ГГц и gain-bandwidth product до 575 ГГц·GГц. Экспериментальные образцы достигли полосы 97 ГГц с усилением 7.8 дБ в корпусном исполнении.
Методика проектирования: от расчетов к реализации
Проектирование начинается с выбора Gm-ячеек (например, каскод для снижения Миллера) и типа линий: распределенные (микрополосковые) для высоких частот или сосредоточенные (LC-лестницы) для компактности. Ширина транзистора оптимизируется под максимальную частоту, распределяясь по каскадам для управления емкостью.
Систематическая методика проектирования, описанная в работе Amiri и Joodaki (2024), включает расчет емкостей, индуктивностей и параметров искусственных линий. Анализируются затухания в линиях передачи, сдвиг фаз, потери мощности. Оптимальное число каскадов (обычно 3-6) определяется из баланса затуханий линии и необходимого усиления.
Компьютерно-автоматизированное проектирование (CAutoD) использует скрипты для перебора переменных: число каскадов N=2-9, получая 3D-графики зависимостей усиления, полосы (>80 ГГц) и энергопотребления P_DC. Loss-compensation добавляет шунтовые/последовательные индуктивности (L_g, L_ds) для плоской характеристики.
Для UWB-микшеров LC линии задержки обеспечивают фазовое выравнивание (β_IF = β_RF - β_LO), давая плоское усиление 3 дБ в диапазоне 3-8.72 ГГц. Используются ABCD-матрицы цепей для точного моделирования на миллиметровых волнах, избегая унилатеральных допущений.
Характеристики и компромиссы
Figure of Merit часто включает GBP/P_DC (gain-bandwidth product на единицу мощности). Современные каскадные CMOS DA достигают 17.5 ТГц GBP. Коэффициент шума улучшается с увеличением каскадов (например, 6.8 дБ в микшерах), но ограничен шумом терминаторов. Линейность характеризуется IIP3 около -5 дБм, возвратные потери <-10 дБ.
Главный недостаток - низкая эффективность: 20-30% для электронных схем, 5-22% на аппаратном уровне из-за пульсаций и потерь. Высокое энергопотребление в III-V технологиях по сравнению с CMOS. Российские усилители B&Z Technologies демонстрируют коэффициент шума 0.069 дБ и усиление 60 дБ в полосе 0.1-60 ГГц, что считается выдающимся результатом.
Групповая задержка может быть неплоской, что критично для импульсных систем. Число каскадов ограничено балансом между усилением и накоплением задержек/потерь на линиях.
Применения и перспективы
DA незаменимы в UWB-системах (IEEE 802.15.3a, 3.1-10.6 ГГц), радарах, электронной борьбе, оптоволоконных сетях. Для 6G они поддерживают интегрированное зондирование/связь (ISAC), терагерцовый бэкхол (>100 Гбит/с), предсказание луча с помощью AI.
Рынок распределенных усилителей, оцененный в 189 млн долларов в 2024 году, прогнозируется к росту до 334 млн к 2032 году благодаря спросу от телекоммуникаций и оборонной промышленности. Применения включают транковые линии 5G, автомобильные радары и спутниковую связь на частотах выше 30 ГГц.
DRDO разработало GaN MMIC для X-диапазона с выходной мощностью 20-30 Вт для радаров. Фотонно-интегрированные чипы обеспечивают скорости 100+ Гбит/с для 6G. Гибридные волоконные усилители для датацентров прогнозируются к рынку $1.8 млрд к 2030 году.
Будущее за гетеропереходными биполярными транзисторами (HBT) на InP с граничными частотами выше 500 ГГц, открывающими путь к терагерцовому диапазону. Интеграция с фотоникой создает гибридные оптоэлектронные системы. Машинное обучение оптимизирует конфигурации линий без ручного перебора.
Распределенная архитектура доказала жизнеспособность от ламповых конструкций 1936 года Уильяма Персиваля до современных интегральных решений. Основная философия неизменна: превратить недостаток в преимущество, использовать паразиты как часть конструкции, распределить усиление по пространству. Эта идея продолжает раздвигать границы возможного в высокочастотной электронике.