Широкополосный SDR обычно упирается не столько в сам прием радиосигнала, сколько в объем данных, который приходится обрабатывать после оцифровки. Чем шире полоса и чем больше одновременно работающих каналов, тем быстрее обычная схема с отдельным радиотрактом и внешним компьютером превращается в узкое место. MicroPhase предложила для этой задачи AntSDR T510 AI, где высокоскоростной RFSoC объединен на одной платформе с вычислительным модулем NVIDIA Jetson. В результате радиочастотная часть и вычислительная система оказываются рядом, а распределение работы между FPGA и GPU становится частью самой архитектуры устройства.
Платформа построена на AMD Zynq UltraScale+ RFSoC ZU47DR. Производитель заявляет прямой RF-диапазон от 1 МГц до 6 ГГц, восемь 14-битных ADC с частотой дискретизации до 5 GSPS и восемь 14-битных DAC с частотой до 9,85 GSPS. Архитектура обозначается как 8T8R, то есть восемь каналов приема и восемь каналов передачи. Для цифровой обработки предусмотрены DDC и DUC, интерполяция, децимация и другие функции цифрового фронтенда. Максимальная заявленная базовая полоса достигает 2 ГГц на канал.
Прямое оцифровывание меняет саму архитектуру широкополосного SDR
В традиционном радиоприемнике сигнал редко отправляется непосредственно на быстродействующий ADC во всем своем исходном диапазоне. Сначала аналоговый тракт может преобразовать интересующий участок спектра на более удобную промежуточную частоту, после чего выполняется оцифровка. Такой подход хорошо известен и остается практичным, особенно когда требуется относительно узкая рабочая полоса.
Проблема появляется тогда, когда от приемника требуется одновременно видеть очень большой участок спектра. Каждый дополнительный аналоговый этап становится частью тракта, а перестройка по диапазону может потребовать переключения или настройки соответствующих узлов.
В AntSDR T510 AI ставка сделана на прямое RF оцифровывание. RFSoC ZU47DR объединяет высокоскоростные преобразователи и программируемую логику в одном чипе. Для диапазона до 6 ГГц это позволяет отказаться от классической архитектуры, в которой каждый участок диапазона проходит через отдельную цепочку аналогового преобразования перед ADC.
Смысл такого решения лучше всего виден на простом примере. Если приемнику требуется наблюдать широкий участок спектра, классическая схема должна сначала подготовить этот участок для преобразователя. При прямом оцифровывании радиочастотный сигнал попадает непосредственно в высокоскоростной ADC, а дальнейшее выделение нужных частей спектра переносится в цифровую область.
Это не означает, что аналоговая часть полностью исчезает. В реальной аппаратуре по-прежнему нужны согласование, фильтрация, защита входов, тактирование и другие узлы. Меняется другое: значительная часть селекции и преобразования сигнала после оцифровки становится программируемой.
Именно здесь RFSoC оказывается интереснее обычного набора отдельных компонентов. FPGA внутри чипа может выполнять операции над потоком данных непосредственно рядом с ADC. Не нужно сначала отправлять весь исходный поток на внешний компьютер только для того, чтобы там вырезать небольшой интересующий участок.
Для SDR это принципиальная разница. Радиосигнал превращается в цифровые данные уже на ранней стадии, а затем цифровая система может решать, какую часть этого потока сохранить, какую передать дальше и какую обработать на месте.
5 GSPS нужны не ради красивой цифры, а для работы с широким спектром
5 GSPS означает до пяти миллиардов отсчетов в секунду для ADC. На первый взгляд такая цифра может казаться избыточной, но в широкополосном SDR она непосредственно связана с возможностью работать с высокочастотным входным сигналом и одновременно сохранять большую полосу цифровых данных.
При этом нельзя считать, что 5 GSPS автоматически превращаются в 5 ГГц полезной полосы. Реальная архитектура зависит от характеристик преобразователя, режима работы, цифровой обработки, фильтрации и конкретного участка частотного диапазона.
Заявленные характеристики ZU47DR дают другой важный эффект. После оцифровки поток может обрабатываться внутри программируемой логики. Цифровые смесители и DDC позволяют выделять нужные участки, а децимация уменьшает скорость потока после того, как из него уже выбран интересующий сигнал.
Условно цепочка выглядит так:
радиочастотный сигнал → ADC → цифровое преобразование → DDC → фильтрация → децимация → передача выбранных данных на вычислительный блок.
Если исходный поток очень широкополосный, передача его целиком на CPU оказывается дорогой операцией. Гораздо разумнее выполнить первичную обработку непосредственно в FPGA, где поток данных проходит через специализированную цифровую логику с предсказуемой задержкой.
Именно поэтому заявленные 2 ГГц базовой полосы на канал следует рассматривать вместе с RFSoC, а не отдельно от него. Производитель не просто указывает широкую полосу приема. Он строит архитектуру, в которой цифровая обработка этого потока находится непосредственно рядом с преобразователями.
Для пользователя это дает возможность выбирать компромисс между шириной наблюдаемого спектра и объемом данных, который отправляется на следующий этап обработки. Один проект может работать с максимально широкой полосой, другой может выделять несколько более узких участков, а третий может использовать несколько синхронных каналов одновременно.
RFSoC и квадратичное преобразование решают разные задачи
Сравнивать RFSoC с классическим quadrature sampling имеет смысл не как соревнование двух микросхем, а как сравнение двух архитектур радиотракта.
В quadrature sampling сигнал обычно преобразуется в квадратурное представление I и Q. I-компонента соответствует синфазной составляющей, Q-компонента находится в квадратуре относительно нее. Такая структура позволяет представить сложный радиосигнал в цифровом виде и выполнять дальнейшую обработку с помощью программных или аппаратных средств.
Архитектура остается чрезвычайно полезной. Она хорошо подходит для систем, где заранее известна рабочая полоса, где требуется умеренная ширина канала и где аналоговое преобразование позволяет рационально использовать ADC.
Но при расширении полосы растет количество данных и усложняется аналоговый тракт. Если требуется покрыть большой частотный диапазон, приходится учитывать смесители, локальные генераторы, фильтры, переключение трактов и возможные ограничения каждого этапа.
RFSoC подходит к задаче иначе. В ZU47DR ADC и FPGA находятся внутри одной аппаратной платформы. Сигнал можно оцифровать на высокой скорости, а затем выполнить значительную часть операций уже в цифровой области. Производитель прямо указывает поддержку цифрового смешивания, DDC и DUC, интерполяции и децимации.
Это особенно интересно для многоканальных систем. Если имеется один канал, преимущества широкой синхронной архитектуры уже заметны. Но когда каналов становится восемь, согласование времени, частоты и фазы превращается в отдельную инженерную задачу.
В T510 AI предусмотрена синхронизация восьми ADC и восьми DAC. Платформа поддерживает и межплатную синхронизацию, благодаря которой количество каналов может масштабироваться до 16, 32 и более.
Получается важное различие. В классической схеме основная сложность может находиться в аналоговом преобразовании частоты и последующей передаче I/Q. В RFSoC большая часть интеллектуальной обработки переносится в программируемую цифровую область.
При этом quadrature sampling никуда не исчезает как принцип. I/Q все равно остается удобным представлением сигнала для последующей обработки. Меняется место, где и каким способом формируется нужное представление.
Jetson нужен для задач, которые плохо подходят обычной FPGA логике
FPGA отлично справляется с потоковыми операциями. Фильтрация, децимация, цифровое смешивание, буферизация и другие повторяющиеся операции можно организовать как конвейер, через который данные проходят с очень малой задержкой.
Но не каждая задача выглядит как простой потоковый алгоритм.
Классификация сигналов, нейросетевой анализ, обработка больших массивов признаков, сложные матричные операции и другие вычисления могут быть удобнее для GPU. Поэтому в T510 AI RFSoC и Jetson распределяют работу между разными вычислительными средами. Производитель описывает RFSoC как часть, отвечающую за детерминированную обработку RF и baseband, а GPU как вычислительный ресурс для плотных вычислений и AI inference.
Здесь и появляется главное отличие T510 AI от обычного SDR, подключенного к внешнему компьютеру.
Условная схема обработки может выглядеть следующим образом:
-
ADC оцифровывает радиосигнал с высокой частотой;
-
FPGA выполняет цифровое преобразование, фильтрацию, DDC и децимацию;
-
Из исходного широкополосного потока формируется поток IQ с подходящей скоростью;
-
Jetson получает подготовленные данные и выполняет спектральный анализ, извлечение признаков или AI inference;
-
Результат используется для классификации сигнала, визуализации, записи или дальнейшей обработки.
В такой архитектуре GPU не обязан заниматься тем, что лучше делать в FPGA. И наоборот, FPGA не требуется превращать в универсальный вычислительный процессор для задач машинного обучения.
Это разделение особенно полезно при работе с широкими потоками. До GPU можно довести только ту информацию, которая действительно требуется алгоритму. Например, если FPGA уже выделила нужную полосу и выполнила децимацию, Jetson получает намного более удобный поток, чем исходные данные с ADC.
Так уменьшается объем передачи между блоками и одновременно сохраняется возможность использовать GPU там, где он действительно дает преимущество.
Реальный пример обработки начинается с широкого IQ потока
Представим эксперимент, в котором приемник наблюдает широкий участок спектра. Первоначально ADC формирует огромный массив отсчетов. Если восемь каналов работают синхронно, объем данных увеличивается еще сильнее.
Передавать все эти данные непосредственно на CPU для каждой операции нерационально. Поэтому первым этапом становится обработка в FPGA.
Допустим, алгоритму классификации интересен только определенный участок спектра. FPGA может выполнить цифровое смешивание, выделить нужную область фильтром, уменьшить частоту дискретизации с помощью децимации и передать дальше уже подготовленный поток IQ.
Jetson в таком случае работает не с максимально тяжелым первичным потоком, а с результатом аппаратной предварительной обработки.
Далее GPU может преобразовать последовательности IQ в признаки. Это может быть спектр, спектрограмма, статистические параметры или другой набор данных, который используется моделью машинного обучения.
Следующий этап выглядит уже как обычный inference pipeline:
IQ → предварительная обработка → признаки → нейросетевая модель → класс сигнала → результат.
Именно такой подход позволяет объединить классическую цифровую обработку радиосигнала с AI. Производитель приводит в качестве демонстрационных сценариев классификацию Wi-Fi, Bluetooth и типов модуляции на данных, захваченных платформой.
Здесь важно понимать границу между возможностями аппаратуры и готовым программным решением. Наличие GPU не означает, что любая модель автоматически будет работать в реальном времени. Скорость зависит от размера модели, подготовки данных, количества каналов, ширины полосы, выбранного алгоритма и всей цепочки передачи.
Поэтому преимущество T510 AI состоит не в магическом ускорении любой программы, а в возможности построить тесно связанную цепочку от RF-сигнала до вычислительного результата.
Восемь синхронных каналов делают платформу интереснее обычного приемника
Один широкополосный канал уже требует серьезной вычислительной инфраструктуры. Восемь синхронных каналов переводят задачу в совершенно другой класс.
Синхронность позволяет сравнивать сигналы между каналами с сохранением согласованного времени. Это необходимо для множества многоканальных алгоритмов, где информация о различиях между каналами не менее важна, чем сами данные каждого канала.
T510 AI предусматривает синхронизацию восьми ADC и восьми DAC. Для расширения системы предусмотрена и межплатная синхронизация. Производитель заявляет возможность масштабирования до 16, 32 и более каналов.
Такой ресурс особенно интересен для прототипирования многоканальных беспроводных систем. Сам производитель указывает massive MIMO, фазированные антенные системы и другие задачи, требующие большого числа синхронных каналов, среди предполагаемых применений.
При этом количество каналов само по себе не гарантирует решение конкретной задачи. Нужно учитывать пропускную способность интерфейсов, объем памяти, вычислительную нагрузку, синхронизацию, калибровку и особенности алгоритма.
У T510 AI предусмотрен 100G QSFP28 интерфейс на стороне RFSoC, что хорошо показывает, насколько серьезные потоки данных предполагается обрабатывать в такой системе. Также доступны Gigabit Ethernet и USB 3.0, а Jetson имеет собственные интерфейсы для периферии и накопителя.
По сути, устройство рассчитано не на сценарий "подключить SDR и посмотреть пару узких каналов", а на работу с большими массивами радиоданных.
Программная часть должна связать RFSoC, FPGA и GPU в один конвейер
Мощная аппаратная часть сама по себе не делает SDR удобным инструментом. Для практической работы требуется программный стек, который позволит управлять радиотрактом и передавать данные между вычислительными блоками без необходимости каждый раз разрабатывать все с нуля.
В T510 AI заявлена работа с Ubuntu 22.04 и CUDA. Производитель также указывает совместимость с GNU Radio и SoapySDR, поддержку Python и C++, а также собственные средства для управления RFSoC и получения IQ-потоков.
Это важная деталь для разработчиков. Если SDR поддерживает знакомые программные интерфейсы, существующие алгоритмы проще переносить на новую платформу. При этом сама архитектура RFSoC сохраняет возможность использовать FPGA там, где стандартного программного блока недостаточно.
Производитель планирует открыть аппаратные материалы, исходники прошивок RFSoC, примеры высокоскоростной передачи данных, низкоуровневые демонстрации и примеры интеграции Jetson с AI-потоками.
Таким образом, T510 AI выглядит скорее как вычислительная платформа для разработки SDR, чем как законченный бытовой приемник. Ее смысл раскрывается тогда, когда разработчику требуется самостоятельно определять цепочку обработки и распределять функции между FPGA и GPU.
Самое интересное начинается там, где заканчивается обычный SDR
Классический SDR часто строится вокруг понятной задачи: принять определенную полосу, преобразовать ее в IQ, показать спектр и дать пользователю возможность выполнять дальнейшую обработку.
AntSDR T510 AI ориентирован на другой уровень. Здесь сам поток IQ становится исходным материалом для вычислительной системы.
RFSoC берет на себя ту часть работы, где важны скорость, синхронность и предсказуемая задержка. FPGA может непрерывно выполнять цифровые операции над огромным потоком отсчетов. Jetson берет на себя задачи, где нужны параллельные вычисления и AI.
Такой подход особенно хорошо подходит для систем, которым недостаточно просто увидеть сигнал. Например, можно построить pipeline, который постоянно анализирует спектр, выделяет события, извлекает признаки и передает результат алгоритму классификации.
В обычной связке SDR плюс компьютер значительная часть времени может уходить на транспортировку данных между устройствами. Здесь RFSoC и вычислительный модуль находятся в одной платформе, поэтому архитектура изначально строится вокруг совместной обработки.
При этом нельзя считать, что все ограничения исчезли. Широкая полоса означает огромные объемы данных, а восемь каналов многократно увеличивают нагрузку. Даже при наличии FPGA и GPU разработчику придется внимательно проектировать буферы, потоки данных, частоты обработки и форматы представления IQ.
Именно поэтому T510 AI интересен не только характеристиками 6 ГГц или 2 ГГц полосы. Главное в нем заключается в сочетании нескольких уровней обработки.
Радиочастотный сигнал оцифровывается на высокой скорости. FPGA сразу выполняет первичную обработку. Затем отобранные данные поступают в GPU. Наконец, программная часть превращает их в информацию, которую уже можно использовать в конкретном приложении.
Получается цепочка, где каждый вычислительный ресурс занимается своим классом задач.
Что дает такая схема разработчику SDR
У этой архитектуры есть очевидное преимущество для экспериментальных систем. Разработчик получает возможность менять цифровую обработку без перестройки всего аналогового тракта.
Нужно выделить другую полосу? Меняется цифровая конфигурация.
Нужно одновременно анализировать несколько каналов? Используются синхронные ADC.
Нужно выполнять тяжелую классификацию? Часть данных передается на GPU.
Нужно изменить алгоритм? Программный pipeline можно перестроить без замены всей радиочастотной части.
Это и есть одна из главных идей программно-определяемого радио. Но T510 AI доводит ее до уровня, где программируемой становится не только обработка сигнала, но и распределение вычислений между FPGA и GPU.
Вместо одного универсального компьютера получается неоднородная вычислительная система. FPGA отвечает за потоковые операции, где важны стабильная задержка и высокая пропускная способность. GPU подходит для массивно-параллельных вычислений. CPU и операционная система связывают эти части в единое приложение.
Для исследований это дает простор для экспериментов. Один и тот же радиочастотный поток можно обрабатывать разными способами, сравнивая классические алгоритмы цифровой обработки с моделями машинного обучения.
Именно здесь широкая полоса перестает быть просто характеристикой в таблице. Если система способна захватывать большой участок спектра, разработчик может не выбирать заранее один узкий канал, а анализировать более широкую картину и уже программно решать, какие участки заслуживают дальнейшего внимания.
Конфигурация Jetson пока требует уточнения
С моделью вычислительного модуля есть нюанс, который нельзя игнорировать при оценке платформы.
В публикации о предзапуске AntSDR T510 AI сначала упоминается NVIDIA Jetson Orin Nano, однако в описании вычислительной части той же публикации фигурирует Jetson Orin NX. Текущая страница проекта MicroPhase называет компонент просто NVIDIA Jetson и не указывает конкретную модель. Поэтому точную конфигурацию Jetson разумно считать требующей подтверждения до появления окончательных спецификаций.
Для архитектурной идеи это противоречие не меняет главного. Производитель действительно строит систему вокруг связки RFSoC и GPU. Но для расчетов производительности конкретных AI-моделей модель Jetson имеет значение, поэтому переносить на T510 AI характеристики определенного модуля без подтверждения было бы неправильно.
Сейчас проект находится в стадии запуска. На странице проекта он обозначен как "Coming Soon", поэтому окончательная аппаратная конфигурация, программное окружение и некоторые эксплуатационные параметры еще могут уточняться.
AntSDR T510 AI показывает направление развития широкополосных SDR
Главная особенность AntSDR T510 AI заключается не в отдельной цифре в технической таблице. Диапазон 1 МГц до 6 ГГц, ADC 14 бит на 5 GSPS, восемь приемных и восемь передающих каналов и до 2 ГГц базовой полосы на канал сами по себе уже делают платформу серьезным SDR. Но гораздо интереснее то, что эти возможности объединены с GPU-вычислениями на одной аппаратной платформе.
RFSoC меняет место, где выполняется большая часть первичной цифровой обработки. Вместо того чтобы отправлять необработанный поток на внешний компьютер, FPGA может сразу выполнять смешивание, фильтрацию, децимацию и подготовку IQ-данных.
Jetson, в свою очередь, позволяет поднять обработку на следующий уровень. После первичного преобразования радиоданные становятся входом для GPU-алгоритмов, спектрального анализа и машинного обучения.
В результате получается архитектура:
RF сигнал → высокоскоростной ADC → FPGA → цифровая фильтрация и DDC → подготовленный IQ поток → GPU → признаки → AI inference → результат.
Именно эта последовательность делает T510 AI интересным для серьезных SDR-задач. Широкая мгновенная полоса здесь нужна не сама по себе. Она создает большой поток информации, который затем распределяется между специализированными вычислительными блоками.
Классический quadrature sampling остается практичным подходом для множества радиосистем, особенно там, где заранее определены диапазон и ширина канала. Но при необходимости работать с большим спектром и несколькими синхронными каналами архитектура RFSoC становится особенно привлекательной.
AntSDR T510 AI фактически объединяет три уровня в одной системе: прямое радиочастотное оцифровывание, программируемую FPGA-обработку и GPU-вычисления. Именно на стыке этих трех компонентов появляется возможность строить SDR, который не просто принимает радиосигналы, а способен превращать большие массивы IQ-данных в результаты анализа непосредственно на месте.